基于 COTS 技术的高可靠通用容错计算机容错机制研究*)

欧中红^{1,2} 袁由光² 赵晓勇³

(哈尔滨工程大学计算机科学与技术学院 哈尔滨 150001)¹ (中船重工武汉 709 所 430074)² (三峡大学软件工程研究中心 宜昌 443000)³

摘 要 本文提出并实现了一种基于 COTS 部件、容错机制智能实现的、新颖的通用高可靠容错计算机系统。基于 容错功能与用户应用相分离的原则,应用自主设计的智能管理模块,实现对 COTS 部件内部状态的可观察性。详细 分析了系统的容错机制。利用提出的故障逃逸模型,分析了系统中的层次化故障检测和保护措施并估计了系统故障 覆盖率。

关键词 智能容错,COTS部件,故障逃逸模型,故障覆盖率,容错开销

Research on Fault-tolerance Mechanism of COTS Components Based Generic Highly Reliable Fault-tolerant Computer

OU Zhong-Hong^{1,2} YUAN You-Guang² ZHAO Xiao-Yong³

(Institute of Computer Science and Technology, Harbin Engineering University. Harbin 150001)1

(Wuhan 709th Institute of CSIC, Wuhan 430074)²

(Software Engineering Research Center, Three-Gorges University, Yichang 443000)³

Abstract Customized fault-tolerant computer is costly, hard to develop and has poor scalability. Based on COTS components and separation of fault-tolerance and applications, a kind of architecture of generic highly reliable cost-effective fault-tolerant computer is proposed and implemented. In order to increase the observability and controllability of the internal states of COTS, an intelligent fault-tolerance management module is devised.

Keywords Intelligent fault tolerance, COTS components, Fault escape model, Fault-tolerance coverage, Fault-tolerance cost

1 引言

为克服专门定制的高可靠容错计算机^[1,2]容错计算的成本过高、可扩展能力弱、编程复杂,使用不方便以及升级能力差等缺陷,容错计算机设计人员开始研究低成本、扩展灵活、紧跟技术进步和通用的容错计算机,这种容错计算机以商用成熟硬件软件(Commercial off-the-Shelf,COTS)为基础。硬件技术和软件技术的进步使得这种可能性可以成为现实。美国 NASA 的 JPL 实验室等在航空航天应用领域^[3~5]、欧洲面向多种应用领域都在研究和研制高性价比的容错计算机并取代专用容错计算机^[6,7]。

但是,由于 COTS 硬件是面向大众化的市场需求,低成本的市场压力大,因此他们在设计时就很少考虑有关可靠性方面的需求。采用 COTS 技术来构造高可靠容错计算机有许多关键技术需要解决。

内部状态一致性问题:由 COTS 硬件构造高可靠容错计 算机时一般为松散耦合的结构。传统专门定制的(customized)容错计算机采用紧耦合的方式来保证每一个冗余模块 保持状态的一致性。要达到松散耦合的内部状态完全一致性 是非常困难的。但是通过重新定义状态或者限制状态涵盖范 围,辅助硬件和软件手段可以达到系统在输入/输出、内存关 键区等状态的一致性。 容错开销(Fault tolerance cost)问题,容错是以牺牲系统 一定的资源(包括时间资源、存储资源、计算资源等)为代价 的。可以采用减少比较表决模块间状态次数的方法或者加快 比较表决速度的办法来尽量减少容错开销。但是减少比较表 决模块间状态次数的方法将会导致错误不能及时地检测出 来,即错误潜伏期(Error Latency)长,导致错误的传播,受错 误污染的区域扩大,系统恢复难度加大,时间延长。因此,容 错开销需要与系统所要求的可靠性指标,故障模型,实时性指 标等一起综合进行考虑。

故障覆盖率(Fault tolerance coverage)问题:衡量一个容 错计算机性能的好坏,除可靠性、可用性指标外,故障覆盖率 是一个更基本的指标(underlying)。故障覆盖率包括故障假 设覆盖率(Fault assumption coverage)和故障/错误处理覆盖 率(Error/fault handling coverage)^[8]。故障假设覆盖包括失 效模式覆盖和失效独立性覆盖。由于 COTS 部件本身的故 障检测和处理机制很弱,需要采取额外的措施来提高系统的 故障覆盖率。

容错透明性(Fault tolerance transparency)问题:容错计 算对用户透明,用户和应用程序开发人员就像使用普通计算 机一样使用该容错计算机。所以容错机制必须与应用分开。 容错必须实现在硬件、设备驱动和操作系统以下。

本文提出并实现了一种新颖的、基于 COTS 部件、容错

*)本文受国防重点预先研究项目(413160201)资助。**欧中红** 博士研究生,主要研究方向:容错技术与可信计算,分布计算;**袁由光** 研究员, 主要研究方向:计算机系统机构,可信计算。 机制智能实现的通用高可靠容错计算机系统(Intelligent COTS Components based Fault-tolerant Computer, ICFTC)。 作者采用 COTS 技术设计了一种智能容错管理模块(Intelligent Fault-tolerance Management Module, IFMM)。基于容 错功能与用户应用相分离的原则,应用该模块,可以实现对 COTS 部件(包括应用处理器模块的硬件状态和操作系统的 运行状况等)内部状态的可观察性(Observability),通过对观 察到的内部状态进行比较表来决检测故障,从而诊断故障、隔 离故障恢复故障、进行系统重组等,以实现系统的高可靠性。 该容错计算机支持 DMR/TMR 两种冗余方式,采用层次化的 故障检测和保护措施来提高故障覆盖率,在容错方面该容错 计算机具有较少的容错开销、较好的弹性、可扩展性和良好的 透明性并支持在线维修。

2 一种智能的基于 COIS 部件的通用容错计算机 (ICFTC)结构

2.1 硬件结构描述

ICFTC 由二台(DMR)/三台(TMR)同构计算机(称节点 C_1, C_2, C_3)组成,对用户而言是一台逻辑计算机。 C_i 主要采 用高性能的商用部件,由高速专用网络(PHN)连接,而容错 功能主要由智能容错管理模块(IFMM)实现。这种结构硬件 实现相对简单,可以用标准模块、商用技术实现,如处理核心, 网络接口完全可用成熟的商用标准模块;由于硬件和软件采 用模块化结构技术,因此调试相对简单,故障容易定位;该系 统为实现容错功能需要设置一系列的表决点,表决的次数可 以根据任务需要灵活设置;易于升级,故障处理子系统可作为 单独模块嵌入到标准硬件中,各功能子系统可以分别进行升 级。

图 1 为 ICFTC 硬件结构图,图中 PE_i(i=1,2,3),IOM_i(i=1,2,3)和 IFMM_i(i=1,2,3)组成三台物理计算机 C₁、C₂、C₃。其中:

PE:处理单元,COTS部件,在容错服务器中每个 PE 包括 CPU 主机模块,每个模块均能带电热插拔。其中 CPU 模块自带 ECC 存储器,高性能的处理器,各 C,内的模块通过标准总线 CPCI 通信^[9],其上的处理器称为应用处理器(host application processor)。



图 1 ICFTC 硬件体系结构

PHN(Proprietary High-speed Network):专用高速网,分 别与 C_1 、 C_2 、 C_3 接口,为减少连线数量,采用高速串行总线。

IFMM_i (Intelligent Fault-tolerant Management Module): 智能容错管理模块,通过一系列的算法实现 C_i 间同步、数据 和状态表决、故障及错误检测、屏蔽、恢复等功能,通过标准 总线 CPCI 总线与相应的处理单元 PE_i 通信。IFMM 支持带 电热插拔。

IOM,:IO接口单元,如网络接口控制 NIC,SCSI 控制器等,COTS部件。

GLOBAL VOTER:通过接受 IFMM, 模块输出的表决状态信息进一步确定故障节点,以防止故障节点向外输出错误结果,设计简单、可靠。

2.2 IFMM 模块设计和内部状态的可观察性设计

IFMM 是 ICFTC 的关键模块,由它实现大部分容错功 能。图 2 是 IFMM 的硬件原理框图。可以看出 IFMM 本身 自带 CPU(称为容错用 CPU),模块上还有内存、PCI 总线接 口。通过 PCI 总线接口,PE 和 IFMM 模块上的内存可以相 互共享。这就为 PE 内部状态的可观察提供了一条物理途 径。图中可以看出 IFMM 模块上有 PHN 接口。PHN 接口 是双冗余的高速串行链路接口,传输速率可达 125MB/S。 IFMM 包括两个功能子模块:

通讯子模块;它接收 PE_i(i=1,2,3)送过来的表决数据, 广播至 C_j ($j\neq i$),接收来自 C_j ($j\neq i$)表决数据。因此,一个待 表决的数据对象正常情况下 FMM 内有三个数据拷贝,即一 个是它自己的,另两个是 C_j ($j\neq i$)广播来的。这三个数据拷 贝提交给下面的容错执行机构表决;

容错执行子模块:C,间同步,表决,故障和错误检测、隔 离及恢复。系统中待表决的数据对象包括表决点数据、应用 数据和系统状态数据。



图 2 IFMM 模块硬件原理框图

表决的实现是通过专用的处理器根据一定的算法实现 的,可以承担 PE 的表决负担,加快表决机构的执行,通过表 决可以检测故障。节点中,每一个 C,都可认为是一个故障围 堵区(fault containment region,FCR),它以各自的软硬件为 界,FCR 能够阻止发生在一个 FCR 内的故障传播到另一个 FCR,发生在一个 FCR 内的多故障可被视为单故障,因为别 的 FCR 可以通过表决检测和屏蔽该故障。

各 C. 中的 IFMM 组成系统的单一物理映像池 SSMP。 组成 SSMP 的 IFMM 之间通过两条全双工的高速专用网络 连接(PHN),任何一个连接出错,IFMM 仍然相互通信。与 传统的靠消息传递来交换信息从而达到 SC 的状态一致性的 方法不同,本系统 IFMM 之间的网络连接用来实现 IFMM 之 间的存储器映射。即 SSMP 实现全局存储器,系统的同步和 错误检测通过存储器映像的访问得到,如图 3 所示。IFMM 等待、比较各 IFMM 送来的存储器映像。各 IFMM 与对应的 PE 是通过并行总线通信,IFMM 对 PE 而言是一个存储器设 备。当 PE 需要同步时,它向局部的 IFMM 发出存储器访问, 该访问被立刻映像到其他 IFMM,IFMM 在预先给定的期限 内对内存映像进行处理,处理的结果通知 PE。

2.3 软件环境

ICFTC 采用开放源码的 LINUX 操作系统。通过对操作 系统底层的某些针对性的修改,实现容错对用户的透明。





2.4 容错机制研究

2.4.1 ICFTC 的计算模型

ICFTC 中,

 $C_i = \{P_{ij} | j = 0, 1, \dots\}, i = 0, 1, 2; P$ 为进程。 $\{P_{ij}\}$ 可以 划分为两个子集合:操作系统的系统进程集 $\{P_{ij}\}$ (如定时进 程、调度进程等)和用户应用进程集 $\{P_{ij}\}$ 。每一个 P_{ij} 是由其 输入集合 $\{IN_{ij}\}$,和输出集合 $\{OUT_{ij}^n\}$ 组成。其中 $K_i = |$ $\{P_{ij}\}|$ 为 C_i 内系统进程数, $Q_{ij} = |\{P_{ij}^n\}|$ 为 C_i 内应用进程 数, $L_{ij} = |\{IN_{ij}^n\}|$ 为进程 P_{ij} 的输入点数, $M_{ij} = |\{OUT_{ij}^n\}|$ 为 P_{ij} 的输出点数,所以,进一步表示为:

 $C_i = \{P_{ij}\} \cup \{P_{ij}\}, P_{ij} = \{OUT_{ij}\} \cup \{IN_{ij}\}, i=0,1,2.$

定义1 输出表决点(Output Voting Point,OVP):当应 用进程准备向外输出数据 OUT;;时,它就达到一个表决点。 此时,该进程被挂起等待表决结果。所有节点都达到该输出 表决点且比较正确后才唤醒该被挂起进程继续执行。一个进 程 P4,可以有多个输出表决点。

定义2 输入一致性(Input Consensuses, IC):输入一致 性保证各复制进程都收到同一个输入。采用与 OVP 类似的 方法取得输入一致性。

定义3 内存关键区(Critical Part of memory, CP):该区 域位于 PE内,是 PE内存区域的一部分。中断向量表,进程 表结构,内核代码所处的区域都为内存关键区。系统运行时频繁调用这些区域的数据和程序,一旦该区域出错,系统就会崩溃。在 IA-32(Intel Architecture 32)[10intel archi]结构中, 当运行 LINUX 操作系统时,最低 1MB 空间是为操作系统内 核保留的,所以也为内存关键区。运行期间保证各复制节点 的内存关键区内容的一致性是非常关键的。

2.4.2 ICFTC 故障模型

ICFTC 故障模型为:

①ICFTC设计为容忍单故障,即在故障恢复以前只能容 忍系统发生一个故障^[2];

②各复制节点故障发送相互独立;

③系统容忍两种类型的故障:瞬时故障和永久故障。当 在固定的时间内发生瞬时故障的次数超过某一设定的门槛 时,就认为系统发生了永久故障。

2.4.3 应用进程数据的同步、表决和错误检测 当 PE, 执行中遇到 OVP 时,它就将 与该 OVP 相关数据发送到 IFM-M,中的内存共享区,进程被挂起。IFMM,设定一个时间片, 只要在该时间片内收到大于等于 2 份 OVP 数据时进行比较 表决(少于 2 份就表示系统发生了某个故障)。通过比较表决 检测错误。表决完成后通过中断或者信号机制唤醒被挂起的 进程继续执行。图 4 针对一个进程的情况给出了一个简化的 同步、表决和错误检测机制。

| $;;====Host side C_i:======$ |
|--|
| Start; |
| P^{a}_{ii} |
| { [*] − − |
| |
| |
| {Send results to IFMM _t |
| Wait(): |
| If permitted Send out results |
| Else disable sending; } |
| continue; |
| } |
| , |
| $P_{ik}(k \neq j)$ |
| { |
| Received notice from IFMM |
| Wake up $P^{a_{ii}}$ |
| } |
| · · · · · · · · · · · · · · · · · · · |
| |
| ;;====IFMM side:==== |
| Start: ; |
| Self-test; |
| |
| • |
| If Data from PE_i arrived |
| {set timer window=T1 and start timer} |
| ; |
| if timer>T1 AND copy of data <3 or 2 |
| {Detecting errors; |
| Signifying error information; |
| Handling error } |
| Else If copy of data ==3 or 2 AND timer $\leq T$ |
| (Synchronization point; |
| Voting and detecting error; |
| If no error then notice PE_i |
| If error then signaling error and |
| Start error handling |
| Goto STRAT:; |

图 4 应用进程数据的同步、表决和错误检测

对 IC 和 CP 可以采用类似的方法,但是 CP 的检测是后 台执行的,它由 IFMM 定期对 CP 进行检查。

从图 4 中我们看出:

应用处理与容错处理的并行性,由于有容错用专用处理器,PE,的应用处理与 IFMM,的容错处理并行执行。与传统的容错处理与应用处理在同一处理器执行不同,这样可以明显减少容错引起的开销;

• 286 •

灵活的容错机制:容错处理如同步、表决、故障/错误检测 等在单独的处理器上执行,因此可以根据不同的容错需求设 计不同的容错方案,可以满足从最严格的故障检测到部分故 障检测甚至是没有故障检测的容错需求。

2.4.4 多层的故障/错误处理 上一节中描述的故障/ 错误处理机制实际上是用来处理逃出系统本身固有的故障/ 错误处理机制的故障或者错误的。ICFTC 采用多层防护的 方法来保证系统的完整性。最底层是固有的硬件故障/错误 处理机制。例如,在选用的 PE 和 IFMM 的内存子模块设计 中内存总线采用 ECC 编码,它可以纠单错/检双错(Single Error Corrected/Double Error Detected),发生在内存子系统 中的任何单故障都可以容忍。CPU 总线包括数据总线、地址 总线和命令总线有奇偶校验,可以检测出任一位的单故障,通 过指令级的 retry 可以消除 CPU 总线上的任何瞬时单故障。 CPCI 总线类似于 CPU 总线的处理。第2层是节点内模块间 的故障/错误检测处理。如 PE 和 IFMM 就可以互相检测彼 此的工作状况。PE 可以检测 IOM 子系统的某些故障。第3 层是增强的设备驱动程序。使用软件机制(如可接受性测试 等)加强对设备异常检测和处理。第4层即为2.4.3节中描 述的机制。通过多层防护,ICFTC 可以达到较高的故障覆盖 率。

2.4.4 透明性实现 透明性是影响容错计算机使用的 一个非常重要的因素。ICFTC 的容错机制是对用户透明的。 当应用进程需要输出结果和接受输入时,LINUX 操作系统分 别用 write()和 read()两个系统调用来处理。通过对这两个 系统调用进行改造辅助达到输入一致性和输出的表决。对内 存关键区的检测则完全由 IFMM 后台实现。

3 ICFTC 故障覆盖率(Fault tolerance coverage)分析以及容错开销估计

3.1 故障逃逸模型与故障覆盖率分析

如前所述,ICFTC 充分挖掘系统本身固有的故障/错误 处理机制,采用多层防护措施来提高系统对故障的容忍能力。 发生在低层的故障首先被该层的故障/处理机制检测和恢复, 不能被检测和/或恢复的故障就会被上一层的故障/错误处理 机制来处理,以此类推。图 5 是 ICFTC 故障逃逸模型。

Fault Propagation Path



图 5 ICFTC 故障逃逸模型

图中 Q: 为第 *i* 层的故障逃逸概率。箭头后部的菱形框 表示可能的故障源。箭头表示故障逃逸路径。作如下定义: 记 F_i 为发生在第 *i* 层的故障; D_i 为被第 *i* 层检测到的故 障; R_i 为被第 i 层恢复的故障,当然肯定是被检测到的故障的 一部分; E_i 为逃出第 i 层的故障,包括未被第 i 层检测到的故 障和已经被检测到但未能被本层恢复的故障,因此对于第 1 层;

$$E_{1} = F_{1} - D_{1} \cap R_{1} = (F_{1} \cap ^{\sim} D_{1}) \cup (F_{1} \cap D_{1} \cap ^{\sim} R_{1})$$

$$Q_{1} = P(E_{1}) = (P(^{\sim} D_{1}) + P(D_{1} \cap ^{\sim} R_{1}))P(F_{1})$$

定义 $C_{1} = P(R_{1}) = P(D_{1} \cap R_{1}) = (1 - (P(^{\sim} D_{1}) + P(D_{1} \cap ^{\sim} R_{1})))$
分第 1 层的故障覆盖率,则;

$$Q_1 = (1 - C_1)P(F_1) \tag{1}$$

对于第2层及后面的层,情况有所不同:该层的故障包括 本层发生的故障和从低一层逃逸的故障;本层发生的故障的 分析类似于第1层的分析,定义本层自覆盖率(C_i,i=2,3,4) 为发生在本层的故障能被本层恢复的概率,定义逃逸覆盖率 为从下一层逃逸到本层且被本层恢复的概率(K_i,i=2,3,4)。 所以:

$$P(Q_2) = (1 - K_2)P(Q_1) + (1 - C_2)P(F_2)$$
(2)
$$P(Q_2) = (1 - K_2)P(Q_1) + (1 - C_2)P(F_2)$$
(2)

$$P(Q_3) = (1 - K_3) P(Q_2) + (1 - C_3) P(P_3)$$
(3)

$$P(F_1) \gg P(F_2) \gg P(F_3) \gg P(F_4) \tag{5}$$

② 层的概念是一种抽象的概念,是对每一层容错机制的 抽象。

③ 要减少故障逃逸率或者提高整个系统的故障覆盖率, 则需要每一层都提高其本层覆盖率和对底层故障的覆盖率。

④ 与传统的采用一层防护的高可靠容错计算机设计相比,采用多层防护的方法可以在每层的故障覆盖率相对较低的情况下获得整体的故障覆盖率与之相当。

对采用单层防护来说:

$$\boldsymbol{Q}_{1} = (1 - C_{t}) \boldsymbol{P}(\boldsymbol{F}_{t}) \tag{6}$$

要使(4)和(6)相等,则:

进一步:

$$(1-K_4)P(Q_3)+(1-C_4)P(F_4)=(1-C_i)P(F_i)$$

 $(1-C_t)P(F_t) = (1-K_4)(1-K_3)(1-K_2)(1-C_1)P$ $(F_1) + (1-K_4)(1-K_3)(1-C_2)P(F_2) + (1-K_4)(1-C_3)P$ $(F_3) + (1-C_4)P(F_4)$ (7)

进一步假定 $K_2 = K_3 = K_4 = C_1$,且忽略(7)式的后 3 项 (根据(5)的假设),每一层的故障率为负指数分布: $P(F_1) = 1$ $-e^{-\lambda_1 r}, P(F_t) = 1 - e^{-\lambda_t r}$

则:

$$1 - C_1 = \left[(1 - C_t) (1 - e^{-\lambda t_r}) / (1 - e^{-\lambda t_r}) \right]^{1/4}$$
(8)

对(8)式,如果假定 $\lambda_1 = \lambda_r$,且 $C_t = 0.9999$,则 $C_1 = 0.9$; 如果设 $\lambda_1 = 100\lambda_t = 1e^{-4}/(\mp, 100, C_1) = 0.9684$ 。

⑤较高的故障覆盖率意味着更复杂的设计,而更复杂的 设计意味着更多的设计缺陷,可靠性就会受到更多的影响。 因此采用 COTS 技术和多层故障/错误处理是一种比较合理 的、性价比好的设计。

3.2 容错开销估计

 T_{i} 是为检测故障引人表决机制引起的不可避免的时间 开销。设 C_i 形成表决数据的时间为 T_1 ,表决数据在 PHN 的 传输时间为 T_2 ,表决算法的执行时间为 T_3 ,则 $T_v = T_1 + T_2$ (下转封三)

• 287 •

的其他一些未知指令占用。

同样的,考察表 1(b) PAPI CA SHR 的情况, main 函数 中 fac. 0 的共享 Cache 线独占申请数占 87.64%, fac 函数本 身中 fac. 0(递归调用)占 88.5%。这样,我们有理由相信,在 本实验例子中, fac 函数是该程序的主要性能瓶颈,如果需要 对程序优化,则主要应该考虑对 fac 的递归的优化。

结论与展望 本文以一个简单的实例介绍了动态指令编 译技术,并结合 PAPI技术,建立了 Dyninst-PAPI模型,实现 了 Linux 平台中对运行时程序的性能数据采集和分析。通过 实验证明,这种技术可以比较有效地对无源代码,或者不能随 意重新编译、重新启动的程序进行性能数据采集和分析。所 不足的是,目前的实现是在字符控制台中,通过对本地进程的 接管和结构分析(路径和关键点的选择还主要依赖分析人员 对程序的熟悉程度),插人监控代码并采集和分析,使得 Dyninst-PAPI模型的应用存在较大局限性。今后的研究中,将考 虑实现对远程进程的监控以及良好的用户使用接口。如何能 够在得到进程的运行镜像后,分析进程的关键路径,自动决策 插入监控点位置是一个很有意义和挑战性的研究。在文[8] 中介绍了通过分析并发进程间的循环层次结构得到程序的关 键路径的方法,但是它的分析主要基于对静态程序结构和数 据的分析;同时,通过程序结构分析,得出图形化的程序关键

(上接第 287 页)

+T3,表决流程如下:

| $\Longrightarrow \overset{\text{Data for}}{\underset{\text{voting}}{}}$ | CPCI PHN | Voter Contraction Voted |
|---|-------------|-------------------------|
|---|-------------|-------------------------|

可以对本结点机的表决时间做一个基本的估计:

 T_1 的时间视表决数据的大小而定,一般为 μ s 级;

CPCI 的速度为 132MB/S 或者 512MB/S, PHN 的速度 为 1000Mbps 且无阻塞, 通过这两个路径几百字节的数据到 达表决器的总的时间 T_2 为 μ s 级;

表决执行时间 T_3 与表决算法及同步有关,也为 μ s 级; 所以 T_0 为几十 μ s 到几百 μ s 之间。

由于表决执行与对请求的处理分别在两个处理器上并行 执行,因此真正的表决时间可以更小。

进一步工作及结论 ICFTC 已经完成研制,在作最后的 验证测试。本容错计算机建立在 COTS 硬件和软件基础上。 通过设计一种智能容错管理模块,解决了 COTS 硬件的可观 察性问题,进而实现了将应用任务与容错任务并行处理。在 提高容错计算机故障覆盖率方面,ICFTC 采用 4 层故障/错 误处理机制,通过对该机制的故障逃逸模型的分析,可以看出 ICFTC 以较小的设计复杂性和设计开销获得传统定制容错 计算机能达到的故障覆盖率。由于容错机制的相对独立性实 现,ICFTC 结构灵活,具有较好的可扩展性,能满足不同的系 统容错要求。

参考文献

I Yuan Youguang. The Reliability Techniques in Real-Time Sys-

路径表达,提供给普通程序开发和维护人员使用,也是一个很 有意义的研究工作。

参考文献

- 1 Zhang Charles, Jacobsen HansArno. TinyC2: Towards building a dynamic weaving aspect language for C[C]. Foundation of Aspect Oriented Languages Workshop in conjunction with 2nd AOSD Conference 2003, Boston, MA
- 2 Buck B, Hollingsworth J K. An API for Runtime Code Patching [J]. Jour. of High Performance Computing Applications, Winter 2000,14(4),317~329
- 3 Hollingsworth J K, Miller B P, Cargille J. Dynamic Program Instrumentation for Scalable Performance Tools [C]. 1994 Scalable High-Performance Computing Conf., Knoxville, Tenn. 1994. 841~850
- 4 Mucci P. DynaProf and PAPI: An Object Code Instrumentation System for Dynamic Profiling [C]. Linux Supercluster Users Conference, 2000
- 5 ICL of University of Tennessee, PAPI Programmer's Reference [EB/OL], http://icl. cs. utk. edu/
- Browne S, Dongarra J, Garner N, London K, Mucci P. A Scalable Cross-Platform Infrastructure for Application Performance Tuning Using Hardware Counters [C]. In: Proceedings of the IEEE/ ACM SC2000 Conference November 04 - 10, 2000 Dallas, Texas
- 7 Mucci P. PAPI and Dynamic Performance Analysis Technology [R]. report at university of Tennessee, Feb. 2003
- 8 Dey S, Bommu S, Performance analysis of a system of communicating system [C]. C&C Research Laboratgories, IEEE, 1997

tems (in Chinese), Beijing: Tsinghua University Press, Sep. 1995

- 2 Siewiorek D P, Swarz R S. The Theory and Practice of Reliable System Design: Digital Press, USA, 1982
- 3 Alkalai L, Tai A T. Long-Life Deep-Space Applications. IEEE Computer, 1998,31,37~38
- 4 Tai A T, et al. COTS-Based Fault Tolerance in Deep Space: Qualitative and Quantitative Analyses of A Bus Network Architecture, In: Proc. of the 4th IEEE Intl. Symposium on High Assurance System Engineering, Nov. 1999, 97~104
- 5 Tai A T, et al. On-Board Maintenance for Long-Life Systems. In: Proc. of the IEEE Workshop on Application-specific Software Engineering and Technology (ASSET'98). Apr. 1998. 69~74
- 6 Powell D. A Generic Fault-Tolerant Architecture for Real-Time Dependable Systems, London: Kluwer Academic Publishers, 2001
- 7 Arlat J. Preliminary Definition of the GUARDS validation strategy:[ESPRIT Project 20716 GUARDS Report]. LAAS_CNRS, FRANCE, Jan, 1997
- 8 Avresky D R, Dependable Network Computing, Kluwer Academic Publishers, USA, 2000, 3~19
- 9 Shanley T, et al. PCI System Architecture (fourth edition), Adison Wesley Longman, inc, USA, 1999
- 10 Ou Zhonghong, et al. A Kind of Generic Real-time Dependable Server Architecture With Low Fault-latency Using COTS Components, In ; the Proc. of DCABES'2004, Wuhan, Sept. 2004, 103~ 109