基于 CORDIC 算法的高精度浮点对称矩阵 特征值分解的 FPGA 实现

陈刚陈旭徐元边昳鲁华祥

(中国科学院半导体研究所神经网络实验室 北京 100083)

摘 要 为了提高实对称矩阵特征值分解算法的速度,在 FPGA 上设计并实现了符合 IEEE-754 标准的单精度浮点 (32-bit)CORDIC 算法,以在保证运算精度的前提下,最大限度地优化资源和速度。整个设计是在 Xilinx 公司的 Spartan-3 xc3sd1800a-5 FPGA 上实现的。测试结果显示:1)对于 3 * 3 的实对称矩阵(每个矩阵元素是 32-bit 浮点数),精 度达到 2⁻²⁰;2)设计实现的结构占用 2467 个 slices,占芯片总资源的 14%,最高运行时钟频率达到 154 MHz。 关键词 特征值分解,CORDIC,FPGA,浮点数据

中图法分类号 TP332 文献标识码 A

Floating-point CORDIC-based Real-valued Symmetric Matrix Eigenvalue Decomposition on FPGA

CHEN Gang CHEN Xu XU Yuan BIAN Yi LU Hua-xiang (Lab of Artificial Neural Networks, Institute of Semiconductors, CAS, Beijing 100083, China)

Abstract This paper presented the architecture of real-valued symmetric matrix eigenvalue decomposition based on rotation mode CORDIC algorithm on FPGA. The proposed architecture adopts a direct mapping by 32 floating-point CORDIC-based process units that can compute the eigenvalue decomposition for a 3×3 real symmetric matrix. In order to achieve a comprehensive resource and performance evaluation, the whole design was realized on Spartan-3 xc3sd1800a-5 FPGA. The evaluation results show that 1) the proposed architecture satisfies 3×3 eigenvalue decomposition for the 2^{-20} accuracy requirement when the word length of the data path is 32-bit; 2) occupies about 2467(14%) slices, and the maximum frequency is 154MHz.

Keywords Eigenvalue decomposition, CORDIC, FPGA, Floating data

1 引言

在许多科学和工程领域中,矩阵特征值和特征向量的计 算是必不可少的,其在数字信号处理、盲源分离、频谱分析、数 字图像处理、最优化问题、电力电子等领域都有涉及[1]。其中 大都针对的是对称矩阵, Jacobi 迭代是应用最广的算法之一。 同时,为了满足一些高性能、实时性的应用需求,需要研究在 硬件中实现矩阵特征值和特征向量的计算。近年来,随着数 字硬件和可编程逻辑器件的大力发展,特别是 FPGA 性能的 不断提高,基于 FPGA 的计算加速已经逐渐成为提高计算速 度和计算效率的重要手段之一。Jacobi 迭代本身固有的并行 特点,使其在 FPGA 平台上的执行具有重要的速度优势。近 年来,已有一些关于在 FPGA 上实现 Jacobi 迭代的研究^[2-4]。 这些研究在不同方面取得了相应的成果,为后续研究提供了 重要的参考。但这些研究基本上都是基于定点数实现的。由 于高精度计算、图形加速、数字信号处理等应用对浮点处理的 要求越来越高,以往芯片的面积大小限制了浮点单元的实现, 但是集成电路工艺的不断发展、特征尺寸的不断缩小以及芯 片面积的不断增大,为浮点处理单元的设计与实现提供了基 础。本文利用 FPGA 设计实现对称矩阵特征值求解硬件系统。设计中采用浮点运算单元,其相比定点设计能提供更高的精度和更大的动态范围。

本文第2节简要介绍 Jacobi 迭代方法及使用 CORDIC 结构实现 Jacobi 算法;第3节给出高精度浮点对称矩阵特征 值分解的 FPGA 实现;第4给出实施的结果;最后给出结论。

2 算法原理

2.1 雅克比(Jacobi)迭代法

设线性方程组 AX=B,其中 $A \ge n \times n$ 维的对称矩阵,为 非奇异阵,且 $a_{ii} \neq 0$ (i=1,...,n), $X \ge n$ 维未知量, $B \ge n$ 维 右端项。A 可分解为A=D+L+U。

其中:

	Г_	0		1	Γ0	0	0	•••	07
		0			a_{21}	0	0	•••	0
D=	•	a ₂₂		,L=	a_{31}	a_{32}	0	•••	0
	:	:	0		:	÷	:	•••	0
	ΓU	U	0_	1	a_{n1}	a_{n2}	a_{n3}	•••	0]

到稿日期:2012-07-10 返修日期:2012-11-12 本文受国家自然科学基金(61076014),中科院战略性先导科技专项(XDA06020700)资助。 陈 刚(1985-),男,博士生,主要研究领域为智能信息处理,E-mail:chengang08@semi.ac.cn;陈 旭(1978-),女,博士,副研究员,主要研究 领域为智能信息处理;徐 元(1984-),男,硕士生,主要研究领域为电路与系统。

	0	a_{12}	a_{13}	•••	a_{1n}
	0	0	a_{23}	•••	a_{2n}
U=	0	0	0	•••	a_{3n}
	:	:	:	•••	:
	Lo	0	0	•••	0]

改写线性方程组,将第 *i* 组方程(*i*=1,…,*n*)表示为 *y_i* 的 表达式:

$$y_{i} = \frac{(b_{i} - \sum_{j=1, j \neq i}^{n} a_{ij} y_{j})}{a_{ii}} \quad (i = 1, \dots, n)$$
(1)

一直迭代到满足 max ≥≥ |*x_i*−*y_i*|<ε 或达到最大迭代次 数为止,初始向量为 *x*(0),则雅克比迭代法的分量形式^[5]为:

$$x_{i}^{(k+1)} = \frac{(b_{i} - \sum_{j=1, j \neq i}^{n} a_{ij} x_{j}^{(k)})}{a_{ii}} (i=1, \cdots, n)$$
(2)

2.2 CORDIC 算法原理

由第2节分析可知,Jacobi迭代算法中涉及到大量的乘、 除运算,若要实现浮点精度,则直接用硬件实现比较困难。因此,本文采用计算超越函数的 CORDIC 算法来实现其中的 乘、除运算,这会极大简化硬件实现的难度。下面简要介绍 CORDIC 算法的原理。

CORDIC(Coordinate Rotational Digital Computer)算法 是 Volder^[6]于 1959年在美国航空控制系统的设计中提出来 的,它是一种用于计算超越函数的循环迭代算法。其基本思 想是使一系列与运算基数相关的角度不断偏摆,从而逼近所 需旋转的角度。从广义上讲,它是一个数值计算逼近的方法。 这些固定的角度与计算基数有关,运算只有移位和加减。可 通过该算法不同的实现形式(如圆周模式、线性模式、双曲线 模式等,如表 1 所列)来进行乘、除、平方根、三角函数、向量旋 转(即复数乘法)以及指数等运算。整个算法由于只有加减和 移位操作,因此非常适合用硬件来实现。

模式	角度 θ _k	移位序列	半径因子
圆周 m=1	$\tan^{-1}(2^{-k})$	0,1,2,	K ₁ =1.65
线性 m=0	2- k	1,2,	$K_0 = 1.0$
双曲线 m=-1	$\tanh^{-1}(2^{-k})$	1,2,3,4,4,	$K_{-1} = 0.80$

表1 CORDIC 算法模式

在每次迭代中,CORDIC 算法实现以下映射:

$$\begin{bmatrix} X_{k+1} \\ Y_{k+1} \end{bmatrix} = \begin{bmatrix} 1 & m\delta_k 2^{-k} \\ \delta_k 2^{-k} & 1 \end{bmatrix} \begin{bmatrix} X_k \\ Y_k \end{bmatrix}$$
(3)

 $Z_{k+1} = Z_k + \delta_k \theta_k \tag{4}$

其中 θ_{t} 在表1中已经给出, $\delta_{t} = \pm 1$,两个旋转方向是 $Z_{t} \rightarrow 0$ 和 $Y_{t} \rightarrow 0$ 。

2.3 单精度浮点数

如图 1 所示,单精度浮点数据由符号位 s、指数部分 e、小数部分 f 构成。其值的计算公式如下:



图1 单精度浮点数存储结构

根据浮点数的结构特点,实现一个 32 位浮点数和 2^{-*}的 乘积,仅需要把浮点数相应的指数部分减去 k 即可,按照 IEEE-754 标准,仅需要实现一个 8bits 的减法器。而与±1 的乘积,只需要相应地改变浮点数的符号位。式(3)中的运算 将很容易实现。

3 硬件结构

本设计针对高精度浮点型对称矩阵特征值分解问题,处 理 32 位浮点型的数据,尽管 Xilinx 公司为其 FPGA 芯片提供 了丰富的浮点数据 IP 核来实现浮点数据的加、减、乘、除、开 方,以及比较大小,但是这些 IP 核都相当耗费资源。因此,在 设计中不仅要考虑系统的速度,同时也要兼顾资源的消耗,所 以本文提出算法硬件结构,如图 2 所示。由图可见,本设计的 硬件结构主要包括以下几个模块:数据控制器;FFU 模块; SFU 模块;VFU 模块。



图 2 系统结构图

其中,FFU和 SFU 是用于计算特征值的模块,FFU 实现 的是对角线元素的 CORDIC 迭代,其内部结构如图 3 所示, 而 SFU 实现的是非对角线元素的迭代。VFU 是用于计算特 征向量的模块。整个系统的工作流程图如图 4 所示。



(1)在 FFU 模块内部实现如下运算:

$a_{pp}^{(k+1)} = a_{pp}^{(k)} + d^{(k)} \times 2^{-k} (a_{pq}^{(k)} + a_{qp}^{(k)}) + 2^{-2k} a_{qq}^{(k)}$	(6)
$a_{qp}^{(k+1)} = a_{pq}^{(k+1)} = -2^{-k} d^{(k)} a_{pp}^{(k)} + a_{pp}^{(k)} - 2^{-2k} a_{qp}^{(k)} +$	
	(-

$$2^{-k}d^{(k)}a^{(k)}_{q}$$
(7)

$$a_{qp}^{(k+1)} = a_{qq}^{(k)} + 2^{-k} d^{(k)} \left(a_{qp}^{(k)} + a_{pq}^{(k)} \right) + 2^{-k} a_{pp}^{(k)}$$
(8)

 $a_{pj}^{(k+1)} = a_{pj}^{(k)} + 2^{-k} d^{(k)} a_{jq}^{(k)}, j \neq p, q$ (9)

$$a_{iq}^{(k+1)} = a_{iq}^{(k)} + 2^{-k} d^{(k)} a_{pi}^{(k)}, i \neq p, q$$
(10)

(3)在 VFU 模块内部实现如下运算:

$$e_{jp}^{(k+1)} = e_{jp}^{(k)} + 2^{-k} d^{(k)} e_{jq}^{(k)}, j = 1, 2, 3$$
(11)

$$e_{jq}^{(k+1)} = e_{jq}^{(k)} + 2^{-k} d^{(k)} e_{jp}^{(k)}, j = 1, 2, 3$$
(12)

$$e_{jq}^{(k+1)} = e_{jq}^{(k)} + 2^{-k} d^{(k)} e_{jp}^{(k)}, j = 1, 2, 3$$
(12)

结合图 3 所示的 FFU 内部结构图, FFU 工作过程如下:

1)数据控制器把数据存入 FFU 对应的位置 $a_{fp}^{(k)}, a_{gn}^{(k)}, a_{gp}^{(k)}, a_{gp}^{(k)}, a_{gn}^{(k)}$ 4 个寄存器, $d^{(k)}$ 即是由 $a_{gn}^{(k)}$ 的符号位引出。设置 cnt =0;并启动 FFU。

2)在 FFU 的控制下数据按照算法的要求流经不同的函数模块,并把得到的计算结果进行累加,分别计算 a^(k+1), a^(k+1), a^(k+1), a^(k+1), a^(k+1)。

3)更新。令 $a_{pp}^{(k)} = a_{pp}^{(k+1)}, a_{pq}^{(k)} = a_{pq}^{(k+1)}, a_{qq}^{(k)} = a_{qq}^{(k+1)}, a_{qp}^{(k)} = a_{qq}^{(k+1)}, a_{qp}^{(k)} = a_{qq}^{(k+1)}, cnt = cnt + 1$ 。

4)如果 cnt==64,计算结束,否则转到 2)。

VFU和 SFU的结构和计算过程类似,这里不再赘述。

4 硬件实现与测试

整个设计采用 Verilog 语言描述,在 Xilinx 的 xc3sd 1800a-5 cs484 FPGA上进行了实现。为验证系统的正确性,同时测 试系统的性能,本文用表 2 所列的矩阵 X 对系统进行了测 试。表 3 给出了硬件实现的综合报告。

表 2 测试数据及结果

	+7	六进制数据	浮点数据		
原始实 对称矩阵	$X = \begin{bmatrix} 405b851f \\ 402ae148 \\ 4099999a \end{bmatrix}$	402ae148 3f99999a 40666666	40999999a 406666666 40a00000	$\mathbf{X} = \begin{bmatrix} 3.43 & 2.67 & 4.8\\ 2.67 & 1.2 & 3.6\\ 4.8 & 3.6 & 5 \end{bmatrix}$	
特征值	$D = \begin{bmatrix} BF825FBB \\ 2F5CA1FF \\ 322F0A7A \end{bmatrix}$	2F5CA1FF BEE765CA 31FE3A14	322F0A7A 31FE3A14 41319BA0	$D = \begin{bmatrix} -1.0185464 & 0 & 0\\ 0 & -0.4519481 & 0\\ 0 & 0 & 11.1004943 \end{bmatrix}$	
特征向量	$\mathbf{E} = \begin{bmatrix} \mathbf{B}\mathbf{E}74\mathbf{C}\mathbf{C}6\mathbf{F} \\ \mathbf{B}\mathbf{F}3\mathbf{C}\mathbf{C}62\mathbf{B} \\ 3\mathbf{F}21\mathbf{B}97\mathbf{A} \end{bmatrix}$	3F46F593 BF090B3A BEA959F6	3F1503FE 3ED2E50B 3F33798B	$\mathbf{E} = \begin{bmatrix} -0.2390611 & 0.7771846 & 0.5820921 \\ -0.7373988 & -0.5353275 & 0.4119037 \\ 0.6317363 & -0.3307644 & 0.7010733 \end{bmatrix}$	

表 3 综合报告

Vendor	Xilinx		
Family	Spantan-3dsp		
Device	xc3sd1800a-5		
Number of Slice Flip Flops	3020 out of 33280 (9%)		
Number of 4 input LUTs	3121 out of 33280 (9%)		
Slice	2467 out of 16640 (14%)		
Maximum frequency	154 MHz		

结束语本文利用 FPGA 设计实现了符合 IEEE-754 标 准的单精度浮点(32-bit)雅克比算法(基于 CORDIC 算法实 现)用于求解高精度浮点实对称矩阵的特征值和特征向量。 该设计结合 FPGA 自身的特点,采用流水线结构的设计思 想,在保证运算精度的前提下,最大限度地优化了资源和速 度。该设计采用浮点运算单元,相比定点设计提供了更高的 精度和更大的动态范围。测试结果表明:1)对于 3 * 3 的实对 称矩阵(每个矩阵元素是 32-bit 浮点数),精度达到 2⁻²⁰;2)设 计实现的结构占用 2467 个 slices,占芯片总资源的 14%,最高 运行时钟频率达到 150MHz。

(上接第18页)

- [26] Gu X H,Gong W G, Yang L P. Regularized locality preserving discriminant analysis for face recognition[J]. Neurocomputing, 2011,75(5):201-215
- [27] Yu H, Yang J. A direct LDA algorithm for high-dimensional data-with application to face recognition[J]. Pattern Recognition, 2001,34(10):2067-2070
- [28] Wang X, Tang X. Dual-space linear discriminant analysis for face recognition[C] // Proceeding of IEEE Conference on Computer Vision and Patter Recognition, 2004:564-569
- [29] Chu D, Thye G S. A new and fast implementation for null space based linear discriminant analysis [J]. Pattern Recognition, 2010,43(4):1373-1379
- [30] Yang L P, Gong W G, Gu X H, et al. Bagging null space locality

参考文献

- Bravo I, Jimenez P, Mazo M, et al. Implementation in FPGAs of Jacobi Method to Solve the Eigenvalue and Eigenvector Problem
 [C] // International Conference on Field Programmable Logic and Applications. 2006;1-4
- [2] 袁生光,沈海斌. 基于 Jacobi 算法对称矩阵特征值计算的 FPGA 实现[J]. 机电工程,2008,25(10):80-82
- [3] 宋庆增,顾军华,张金珠. 基于 FPGA 的 Jacobi 迭代求解器研究 [J]. 计算机工程与应用,2011,47(29);74-77
- [4] Wang Tao, Wei Ping. Hardware Efficient Architectures of Improved Jacobi Method to Solve the Eigen Problem[C]//2nd International Conference on Computer Engineering and Technology (ICCET), V6,2010;22-25
- [5] 张贤达.矩阵分析与应用[M].北京:清华大学出版社,2004
- [6] Volder J E. The CORDIC Trigonometric computing technique
 [J]. IRE Transactions on Electronics Computers, 1959, 8(3): 330-334

preserving discriminant classifiers for face recognition[J]. Pattern Recognition, 2009, 42: 1853-1858

- [31] Xu D, Yan S C, Lin S, et al. Convergent 2-D subspace learning with null space analysis[J]. IEEE Transactions on Circuits and Systems for Video Technology, 2008, 18(12): 1753-1759
- [32] Eschenauer H, Koski J, Osyczka A. Multicriteria design optimization[M]. Springer-Verlag, 1990
- [33] Georghiades A S, Belhumeur P N, Kriegman D J. From few to many: Illumination cone models for face recognition under variable lighting and pose[J]. IEEE Transactions on Pattern Analysis and Machine Intelligence, 2001, 23(6): 643-660
- [34] Guan Z, Wang C, Chen Z, et al. Efficient face recognition using tensor subspace regression[J]. Neurocomputing, 2010, 73(13): 2744-2753

• 37 •