计算机科学 ›› 2007, Vol. 34 ›› Issue (11): 298-300.

• • 上一篇    下一篇

乱序执行机器上的load指令调度

周谦 冯晓兵 张兆庆   

  1. 中国科学院计算技术研究所系统结构重点实验室,北京100080
  • 出版日期:2018-11-16 发布日期:2018-11-16

ZHOU Qian, FENG Xiao-Bing, ZHANG Zhao-Qing (Institute of Computing Technology, Chinese Academy of Seienees,Beijing 100080)   

  • Online:2018-11-16 Published:2018-11-16

摘要: 随着处理器和存储器速度差距的不断拉大,访存指令尤其是频繁cache miss的指令成为影响性能的重要瓶颈。编译器由于无法得知访存指令动态执行的拍数,一般假定这些指令的延迟为cache命中或者cache miss的延迟,所以并不准确。我们引入cache profiling技术来收集访存指令运行时的cache miss或者命中的信息,利用这些信息来计算访存的延迟。乱序机器上硬件的指令调度对于发射窗口内的指令能进行很好的动态调度,编译器则对更长的范围内的指令调度更有优势。在reorder buffer中cach

关键词: 指令调度 cache profiling 存储级并行

Abstract: With the gap between the speed of processor and memory become wider and wider, memory access instructions especially frequently cause cache miss are the bottleneck of the performance. As the compiler does not know the exact cycles of memory access instruc

Key words: Scheduling, Cache profiling, MLP

No related articles found!
Viewed
Full text


Abstract

Cited

  Shared   
  Discussed   
No Suggested Reading articles found!