计算机科学 ›› 2009, Vol. 36 ›› Issue (4): 289-292.

• • 上一篇    下一篇

ASIC集成电路的可测性设计与技术实现

韩威 江川   

  1. 中国船舶重工集团第709研究所,武汉430074
  • 出版日期:2018-11-16 发布日期:2018-11-16

HAN Wei, JIANG Chuan (Microelectronic Center, CSIC Wuhan Digital Engineering Institute,Wuhan 430074,China)   

  • Online:2018-11-16 Published:2018-11-16

摘要: ASIC集成电路设计开发中的隐含逻辑瑕疵与电路故障是芯片实现的最大困境,针对不同特性的电路提出了内部逻辑扫描、存储器内建自测试、边界扫描链插入以及ATPG自动测试向量生成的解决方案与技术方法,实现了SOC设计开发中逻辑与成片电路的主动侦测与跟踪寻径,经实践证明这些方法大大提高了复杂SOC研制的成功率。

关键词: SOC测试 可测性设计 主动测试技术 故障模型 测试向量自动生成

Abstract: The hidden logic flaw and circuit fault are most difficult situation in implementation of ASIC. A comprehensive DFT technique can implement active detection and path tracing in SOC circuit, according to various circuits characteristic. The technique inclu

Key words: SOC test, DFT (Design For Testability), Active test technique, Fault pattern, ATPG (Automatic Test Pattern Generation)

No related articles found!
Viewed
Full text


Abstract

Cited

  Shared   
  Discussed   
No Suggested Reading articles found!