在传统的总体布局完成之后，一个很重要的步骤是消除单元之间的重叠，即合法化过程。混合模式下的宏模块会对合法化过程带来很大困难。针对宏模块的结构特点，考虑宏模块布局合理位置(site)的约束，设计实现了特别应用于宏模块的合法化算法，并在mPL6全局布局结果上进行测试，结果表明，与FastPlace相比该方法更具合理性和有效性。

可重构硬件资源的管理是可重构操作系统的一个首要任务。提出了一种基于图论技术的管理空闲资源的UPFS算法。其核心思想是将FPGA的空闲区域映射成无向图，在无向图中运用部接矩阵和方向矢量交角等概念，求解最大回路和通路，最终找到满足条件的最大空闲矩形集。仿真实验表明，UPFS算法与已有算法相比，能有效减少系统资源浪费，降低系统硬件布局时间，是可行的管理策略。

由于应用种类、实时性以及处理效率等要求，高性能嵌入式计算硬件平台需要具备相当的计算能力以及一定的适应性。为此提出了一种基于Xilinx FPGA的动态可重构的片上系统设计方案。系统采用专用硬件来执行计算密集型任务，运用动态可重构技术来支持硬件处理模块功能的动态配置。研究了Xilinx可编程片上系统上的3种硬件加速方案:CPU协处理器、PL13扩展加速器和MPMC扩展加速器。实验数据表明MPMC加速器性能最优。在Virtex5 FPGA器件上实现了可动态重构的MPMC加速器，以128位AES加密、解密两个功能模块为例，从硬件资源占用率、重构延时等角度考察了可重构系统的特点。

软硬件划分是软硬件协同设计的关键技术之一，划分结果对最终的设计方案有非常重要的影响。软硬件划分根据优化目标的数量，可分为单目标划分和多目标划分。多目标划分问题是一个NP-hard问题，一般不存在传统意义上的“最优解”，而是存在一组互不支配的Pareto最优解。遗传算法因其具有并行、群体搜索的特点而非常适于求解多目标优化问题。通过抽象描述将一个实际SOC设计问题转化为多目标软硬件划分问题，采用遗传算法便可获得最优设计方案。为克服过早收敛及加快搜索速度，改进了适应度函数的定义，通过自适应参数调整，加入惩罚函数的适应度定义，提高了进化速度，从而有效地获得了Pareto最优解集。在实际问题的应用中，多目标软硬件划分遗传算法是能有效求取平衡系统成本、硬件面积、功耗和时间特性的最优化方案。

介绍一种在容错处理器中实现指令复制的方法。处理器的容错机制是通过修改超标量体系结构，利用时间冗余技术实现的。指令复制是容错机制的一种重要功能。详细描述了其实现方法，同时论述了结合指令复制方法对程序控制流的正确性进行检测的问题。

广域网智能存储系统针对下一代互联网数据急剧增长、网络资源难以管理和使用的问题，采用多层次、可扩展的分布式存储模式，从改进体系结构着手来提高网络存储系统的性能。其存储管理遵循存储管理计划规范(SMIS)，并针对复杂网络环境下的元数据管理和数据传输问题，提出了有效的负载均衡策略和高速安全的存储中间件解决方案，不仅降低了存储管理开销，加快了数据传输速度，同时也实现了命令与数据分流、扩容与增速同步的目标，从而大大提高了整个存储系统的性能。

提出了一种采用小波分析与遗传算法相结合的模糊神经网络对模拟电路进行故障诊断的新方法。该方法采用基于小波分析的主成分分析方法对网络的训练样本进行预处理，提取优化向量后利用遗传算法对模糊神经网络进行训练。对两个模拟电路的诊断实例表明该方法故障覆盖率高，并能有效诊断出同类方法误诊的故障类型。

在多核处理器上，事务存储是一种有望取代锁的同步手段。软件事务存储不需要增加额外硬件支持，就可以充分利用当前商业多核处理器的多线程能力。提出一种软件事务存储实现算法VectorSTM，该算法不需要使用原子操作。VectorSTM采用分布的向量时钟来跟踪各线程事务执行情况，能够提供更高的并发度。对事务存储基准程序STAMP的测试表明，VcctorS TM在性能或者语义上比软件事务存储算法TL2和RingSTM有优势。

在CPU/FPGA平台上运行的实时任务通常由软/硬件子任务组成并存在优先约束关系。提出了一种软/硬件混合实时任务调度算法。在截止期限错失时刻，通过分析系统的运行情况，推导出实时任务可调度的充分条件。每个实时任务的硬件子任务分成多组，每组硬件子任务重叠配置到FPGA上。通过手工布局硬件子任务端口和总线端口，使得硬件子任务可动态的连接到系统总线上。实验表明，该算法能够满足任务的实时性，充分利用FPGA资源。

对象存储重新划分了传统文件系统的功能，并将存储管理功能下放到智能存储设备中。采用基于对象接口，利用智能存储设备的计算能力改善存储性能，获得了更好的可扩展性、安全性以及跨平台无缝共享能力，目前正得到广泛的研究和应用。对象存储控制器是对象存储系统的核心部件，是对象存储系统性能发挥的关键。介绍了一种新型的基于SOC的对象存储控制器的设计和实现。测试结果表明，设计的对象存储控制器在性能、可靠性、成本和功耗方面都具有巨大优势。最后介绍了几种正在研究的对象存储控制器的并行优化方法。

通过深入研究ARM指令系统的特点及其编译后的代码特征，构建了基于ARM微处理器的二进制嵌入式代码解析模型，讨论了基于ARM体系结构的嵌入式代码语义分析方法。从指令和指令序列两种粒度级别分别讨论了代码语义属性的抽取方法，并分析了基于该解析模型的指令和指令序列的实例。结果表明，此方法极大地提高了代码解析的准确性和可读性。

摘要当前国内外研究机构以及操作系统开发商主要关注的是操作系统技术本身的技术提升和产品推广，在如何合理、客观地对比和衡量不同通用操作系统的技术水平的相关研究方面比较欠缺。而国内评测机构仍采用一般软件的通用评测标准来评测操作系统，其适用性和评测结果的针对性有所不足。深入研究了目前国际主流操作系统产品以及不同操作系统之间的典型对比方法，论述了各种方法的优势和不足。提出了一套定性和定量方法相结合的改进的操作系统技术对比评测标准，确定了操作系统技术对比的7个维度、各个维度的具体对比项以及缺省权重，给出了操作系统对比标准的实施方案和步骤，描述了对比结论的表述方式。基于该标准将RHEL 5. 5与Windows Server2008进行了对比。提出的评测标准可填补国内通用操作系统评测标准的空白。

可扩展性是并行计算系统的重要性能指标，虽然异构系统越来越普遍，但对其可扩展性的研究还很少。给出了一种既适合同构并行计算系统又适合异构并行计算系统的效率的定义，根据访定义对可扩展性进行了分析，得出了既适用于同构系统又适用于异构系统的等效率模型，并根据开销比得出了在某一效率常数保持一致的情况下系统规模和工作负载的变化情况。最后通过实验进行了分析，结果表明该模型可以对效率和可扩展性进行较好的评测，并能预测并行计算系统的高可扩展性。

能耗是影响异构式并行和分布式系统性能的一个重要因素，动态电压缩放(DVS)技术通过将处理器降低到不同频率来达到有效地节约能耗的目标。通常DVS技术包含任务调度及空闲时间片分配两阶段。当前绝大部分研究均针对时间片分配阶段，而在此考虑的是任务分配与空闲时间片间的关系。为了降低异构分布式系统的能耗，提出了一个利用禁忌(Tabu)策略进行调度的DVS算法。此算法首先调度用有向无环图(DAG)表示的任务集到处理器上，再应用禁忌策略来改进它，通过禁止任务再调度到特定处理器，从而增加时间片，分配阶段可用的空闲时间片达到进一步减少能耗的目标。仿真结果表明，本算法能有效地减少计算机系统的能耗。

时延测试向量排序是降低测试功耗的有效技术。提出了基于马尔可夫决策模型的时延测试向量排序新方法。对时延测试向量进行重排序，利用基于转换频度的诱导开关方程和海明距离来定义测试向量序列的转移概率，根据转移概率决定测试向量的顺序，降低测试电路的开关翻转频率，以达到降低峰值功耗和平均功耗的目的。给出了完整的算法TVO-MDP并进行算法最优性和复杂性分析。实验结果证实了本方法的有效性。

针对H. 264去块滤波器实现过程中间数据量大、处理速度不够快的问题，设计了一种优化的基于流水结构的去块滤波结构。该设计中，对去块滤波器的处理顺序和数据通路进行了优化设计，中间数据得到及时处理，减少了存储中间数据的FPGA硬件资源，流水结构也减少了去块滤波的时钟周期，提高了处理速度。硬件逻辑实现的实验结果表明，设计的去块滤波器能够很好地减少视频的块效应，加速处理，节约硬件资源，满足了高清视频的要求。

计算机系统参数的合理配置能有效提升应用程序的性能。以NFS网络存储系统为例，提出了一种基于统计分析的存储系统性能调优方法，该方法分为关键系统参数识别和关键参数性能优化两个子阶段。阶段一采用方差分析(ANOVA)来建模系统参数的性能灵敏度，识别出对应用性能有显著影响的关键系统参数;然后在此基础上，阶段二采用响应面分析(RSM)来考察各关键参数对性能响应的影响，并综合前两个子阶段给出了性能调优算法，通过该算法找出系统的最优配置，从而最终达到性能调优的目的。最后，用实验评价了文中方法在Web, E-mail, Fileserver,Linux实用程序以及微基准测试等多种重要应用场景下的性能调优结果，实验结果证实了该调优方法的有效性和实用性。

在基于对象的存储结构中，客户端与基于对象的存储设备(OSD)直接交互，可以提高访问性能。但是，这给存储系统带来了安全风险。提出了一套用于对象存储系统的新的安全机制，该机制在对象存储访问的主要通信环节均采用安全密钥交换措施，并对双方身份进行双向认证，避免了多类网络攻击，从而提高了对象存储系统的安全性。

提出一种基于软硬件协同方法的AVS可变长码解码器结构设计。定长码、指数哥伦布码及AVS视频标准特有的基于内容自适应二维可变长码(CA-2I}VLC)均可在该解码器上实现正确解析。通过对19张可变长码表的优化整合，提出一种新的码表设计方法。经验证，新码表相较使用原始码表可将硬件消耗降低30%以上。为确保整个系统设计的合理性和正确性，以RM52J为蓝本编写针对本解码器的验证器，通过对92个一致性测试码流序列解析对比，表明本设计满足AVS视频解码要求。

银行货款的收益率在很多情况下具有模糊随机性。将货款收益率刻画为模糊随机变量，使用半方差作为风险度量方式，建立半方差约束下的模糊随机收益率货款组合优化模型，目的是在一定的半方差约束和置信水平下，最大化货款组合的收益率不小于预置收益率的本原机会测度。应用集成模糊随机模拟、神经网络、遗传算法的混合智能算法进行求解，最后通过实例验证了模型和算法的可行性和有效性。

S4R网作为一种特殊的Petri网子类，与S' PR网相比可以建模更为复杂的、拥有多个并行加工进程的资源分配系统。针对S4R网提出了一种综合的死锁预防策略。利用MIP检验由S4R网建模的柔性制造系统的活性，在新的信标控制概念的基础上对需要控制的系统进行控制。再利用MIP检验受控网系统的活性，进一步控制不活的网系统。避免了对一些网不必要的控制以及一些网过于保守的控制，得到许可行为较多的控制器。

可重构计算系统中，二维可重构硬件任务的布局布线问题是影响系统资源利用率的重要因素。在异质化的可重构器件和任务模型基础上，对可重构硬件任务进行了适当分类，并提出一种能够对多类型可重构硬件任务同时布局布线的算法DRS-TCW。实验表明，该算法能够有效提高可重构器件的资源利用率和任务布线连通率。

作为一款高性能的嵌入式互联协议，RapidIO支持RDMA操作以获得高性能。目前，针对RapidIO通信接口只有以太网模拟器，这种实现机制限制了Rapidl0通信性能的发挥。参考国内外基于RDMA的通信协议实现方法，并结合RapidIO互联协议的特点，提出了一套基于RDMA技术的RapidIO用户态通信接口实现方法。在此基础上，验证了通信接口的性能并对实现方案进行了多种优化。经比较，实现的RapidIO通信接口数据吞吐量是目前所有已知的RapidIO通信接口中最高的。

三值光学处理器是三值光学计算机中最重要的器件，人们对此进行了许多研究。目前，基于MSD的三值光学计算机加法器主要是将加数和被加数改写为MSD数，进行T,W变换，再进行丫,W，变换，然后进行T变换，实现无进位加法运算。针对这一种计算方法进行改进，提出了以先进行1', W变换，再进行，T',W'变换，然后进行w'变换的方式进行无进位加法运算的方法。理论和实验证明了此方法的可行性与正确性。通过这种方式，从某种角度看可以减少光学加法器中基元的数量，降低实现的难度，为设计光学加法器提供了的新思路。

信息系统体系结构设计是系统开发过程中的一个关键环节，正确评估体系结构能够提高系统开发效率。基于可执行模型的体系结构验证评估方法是一种有效的验证体系结构评佑方法。分析基于可执行模型的体系结构验证评估的特点，提出该方法的评佑过程和评佑内容。提出基于对象Petri网的可执行模型构建方法，并通过实例说明该方法的可行性。

在考虑转换开销和核间通信开销的情况下，针对变电压多核处理器上存在时间约束的含依赖任务的应用，提出了一种用于实时多核嵌入式系统开销感知的综合节能方法。该方法用RDAG算法将任务独立化后，将动态电源管理、自适应衬底偏置和动态电压调节有效地结合起来。分别用几个随机任务图和代表实际应用的任务图做2,3处理器核上的模拟实验，结果表明提出的方法优于原方法。

传统的磁盘阵列一般采用集中式控制结构，其连接的底层磁盘数受系统总线的制约，容易出现性能瓶颈，且不能容两个以上磁盘出错。从模块化系统的组织方法出发，提出一种采用标准模块化存储单元组成的通过胖树结构互连的大规模磁盘阵列结构MT2RAID，分别就其各种数据分布的性能和可靠性进行了分析和讨论。原型系统测试结果表明，相比集中式磁盘阵列结构，MT2RAID也具有较高的性能。

研究了一类T-S双线关联系统的静态输出控制反馈问题。应用分散控制理论，得到了闭环关联大系统Lyapunov稳定的充分条件。相应的分散模糊控制器可由线性矩阵不等式(LMD的解得到。最后，由数例仿真验证了所提方法的有效性。

SSD逐渐成为了存储业界研究的热点。提出基于片内SRAM的flash转换层设计—SBAST，通过SRAM缓存更新的页提高了SSD随机写的效率，并减少了不必要的擦除操作。通过SSDsim的仿真实验，论证了该设计的有效性，给出了后续的计划。

基因表达式编程(Gene Expression Programming, GEP)是一种计算量大且通用性强的新型进化算法，其传统计算形式不能充分利用目前主流的多核处理器。为提高算法效率，提出了基于通用多核处理器平台的并行基因表达式编程算法(Parallel Gene Expression Programming Based on General Multi-core Processor, PGEP-MP)。主要工作包括:O)分析通用多核处理器平台下并行基因表达式编程算法的机理;(2)利用MPI和()pcnMP混合编程模型设计基于通用多核处理器平台的基因表达式编程算法的粗粒度与细粒度相结合的并行模型;(3)提出改进PEEP-MP算法效率的进化策略;(4)通过对函数挖掘和分类的实验证明，PEEP-Ml〕算法提高了函数挖掘和分类的效率，在并行双核处理器数为4的情况下，PEEP-MP的平均并行加速比分别是传统GEP算法的4. 22倍和 4. 06倍。