计算机科学 ›› 2004, Vol. 31 ›› Issue (4): 176-179.
• 计算机网络与信息安全 • 上一篇 下一篇
张江陵 刘劲松 冯丹
出版日期:
发布日期:
Online:
Published:
摘要： 本文介绍了基于P6总线的多处理器系统的总线事务和存储区的Cache属性．讨论了P6忌线的硬件监听机制，Pentium Ⅲ处理器所采用的MESI状态转换．最后研究了多处理器和P6总线如何相互配合以保证整个系统的Cache一致性。
关键词: 多处理器系统 Cache P6总线 一致性 设计
张江陵 刘劲松 冯丹. 基于P6总线的多处理器系统Cache一致性设计[J]. 计算机科学, 2004, 31(4): 176-179. https://doi.org/
0 / / 推荐
导出引用管理器 EndNote|Reference Manager|ProCite|BibTeX|RefWorks
链接本文: https://www.jsjkx.com/CN/
https://www.jsjkx.com/CN/Y2004/V31/I4/176
Cited
首页