摘要: IPSec协议中的加解密、消息认证等安全算法的硬化实现可以显著改善关键网络设备的安全处理性能。本文采用现场可编程门阵列(FPGA)设计了一个包括AES、HMAC-SHA-1等安全算法及其替换算法的IPSec协议安全算法硬件单元。仿真结果表明,本文设计的安全算法硬件单元能显著地提高IPSec协议的处理速度。
刘航 戴冠中 李晖晖 陈赞锋. 基于FPGA的IPSec协议安全算法硬件单元设计[J]. 计算机科学, 2006, 33(2): 97-99. https://doi.org/
LIU Hang ,DAI Guan-Zhong, LI Hui-Hui,CHEN Zan-Feng (Cyberspace Security Center, Northwestern Polytechnical University, Xi'an 710072). [J]. Computer Science, 2006, 33(2): 97-99. https://doi.org/