基于TTA体系结构的嵌入式协处理器的设计与实现

计算机科学 ›› 2008, Vol. 35 ›› Issue (2): 293-297.

基于TTA体系结构的嵌入式协处理器的设计与实现

赖明澈戴葵陆洪毅岳虹王志英

国防科学技术大学计算机学院,长沙410073

出版日期:2018-11-16 发布日期:2018-11-16
基金资助:
本课题受自然科学基金支持（No.60173040,No.90407022）.

LAI Ming-Che ,DAI Kui ,LU Hong-Yi ,YUE Hong, WANG Zhi-Ying （School of Computer,National University of Defense Technology, Changsha 410073）

Online:2018-11-16 Published:2018-11-16

摘要/Abstract

摘要： 本文基于TTA结构提出了一种嵌入式协处理器体系结构，并完成了其VLSI设计与实现。该协处理器具有双Cluster的运算内核，能够高效地支持多媒体应用中的数据密集型计算。为了充分发挥协处理器工作效率，本文还设计了具有流缓冲代理特征的流存储子系统，通过实现数据流存储访问机制以及计算资源与片外存储之间的低耦合结构，提高访存带宽。最后，基于该嵌入式协处理器，本文在0．18μm CMOS工艺下实现了一款多核SoC芯片，其工作主频为300MHz，实测功耗为910mW。

关键词: 传输触发体系结构协处理器代理缓冲

Abstract: A novel embedded coprocessor based on the Transport Triggered Architecture is presented in this paper. The coprocessor is consisted of two powerful arithmetic clusters, and good at exploiting the data parallelism in the computation intensive multimedia ap

Key words: Transport triggered architecture, Embedded coprocessor, Buffer proxy

赖明澈戴葵陆洪毅岳虹王志英. 基于TTA体系结构的嵌入式协处理器的设计与实现[J]. 计算机科学, 2008, 35(2): 293-297. https://doi.org/

LAI Ming-Che ,DAI Kui ,LU Hong-Yi ,YUE Hong, WANG Zhi-Ying （School of Computer,National University of Defense Technology, Changsha 410073）. [J]. Computer Science, 2008, 35(2): 293-297. https://doi.org/

参考文献

Metrics

Viewed

Full text

Abstract

Cited

Shared

Discussed